(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平7-320419

(43) 公開日 平成7年(1995) 12月8日

(51) Int. Cl. 6	識別記号		庁内整理番号	F l			技術表示箇所		
G11B 20/18	550	2	8940-5D				C 1		
,	520	2	8940-5D				C 5		
	5 2 2	C	8940-5D				C 3 - 4 C 2		
	560	K	8940-5D						
	570	D	8940-5D						
			金本語分	半 蹋 4	請求項の数 5	ΟI	(全15頁)	黒終百に続く	

審査請求 未請求 請求項の数 5 〇L (全15頁) 最終頁に続く

(21)出願番号 特願平6-111535

(22)出願日 平成6年(1994)5月25日

(71)出願人 0000.03078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(71)出願人 000221029

東芝エー・ブイ・イー株式会社 東京都港区新橋3丁目3番9号

(72)発明者 兼重 敏彦

東京都港区新橋3丁目3番9号 東芝エー

・ブイ・イー株式会社内


(74)代理人 弁理士 須山 佐一

(54) 【発明の名称】ビットストリーム・バイト化装置

(57)【要約】

【目的】 ビットストリーム上のディフェクトに起因するビットスリップが発生しても、正しくビットストリームのバイト化を行い、必要以上のデータ誤りの発生を阻止する。

【構成】 ビットストリーム中のディフェクトを検出するディフェクト検出器 2 1 と、フレーム同期信号検出パルス間のデータクロック数をカウントするカウンタ 3 0 と、カウントしたデータクロック数から本来の1フレム分のデータクロック数である基準値を減算してその差分値を出力する減算器 3 2 と、ディフェクトが検出された場合に、同一フレーム中のディフェクト発生点からはた場合に、同一フレームのバイト化タイミングを差分値に応じてシフト修正するための手段であるバイト化タイミング生成器 (2) 28、SRFF 3 1、選択器 3 3 などを有して構成される。



【特許請求の範囲】

【請求項1】 所定のビット数毎に複数のフレームに分 割され、各フレームにはそれぞれ先頭にフレーム同期信 号が付加されてなるビットストリームを、所定のビット 数毎にバイト化するビットストリーム・バイト化装置に おいて、

前記ピットストリームからデータクロックを抽出するク ロック抽出手段と、

前記ピットストリームから前記フレーム同期信号を検出 するフレーム同期検出手段と、

前記フレーム同期検出手段によってフレーム同期信号が 検出されてから次のフレーム同期信号が検出される間 の、前記クロック抽出手段によって抽出されたデータク ロックの数を計数する計数手段と、

前記計数手段によって計数されたデータクロック数と、 1フレーム分の基準のデータクロック数との差分値を算 出する減算手段と、

前記フレーム同期検出手段によって検出されたフレーム 同期信号を基に、前記ビットストリームをバイト化する タイミングを生成するバイト化タイミング生成手段と、 前記ピットストリーム上のディフェクトを検出するディ フェクト検出手段と、

前記ディフェクト検出手段によってディフェクトが検出 された場合、少なくともこのディフェクトを含むフレー ム中の、ディフェクト検出点より以降のビットストリー ムに対するバイト化タイミングを、前記減算手段によっ て求められた差分値を用いて修正するタイミング修正手 段とを具備することを特徴とするビットストリーム・バ イト化装置。

【請求項2】 請求項1記載のビットストリーム・バイ 30 ト化装置において、

前記フレーム同期検出手段は、過去に検出したフレーム 同期信号の周期性に基づき、前記ピットストリーム上の フレーム同期信号が欠落した位置近傍のタイミングで、 疑似的にフレーム同期検出を行うことを特徴とするビッ トストリーム・バイト化装置。

【請求項3】 請求項1記載のピットストリーム・バイ ト化装置において、

前記ディフェクト検出手段は、

前記ピットストリームの波長を計測する波長計測手段 上、

前記波長計測手段によって計測された波長が所定の値を 越えているか否かを判定する判定手段と、

前記判定手段による判定の結果、前記計測された波長が 所定の値を越えている場合、ディフェクトの発生を検出 する手段とを具備することを特徴とするビットストリー ム・バイト化装置。

【請求項4】 請求項1記載のビットストリーム・バイ ト化装置において、

前記ビットストリームが所定のRLL(ラン・レングス 50 LPF12の出力信号はVCO(電圧制御発振器)13

・リミテッド)符号により符号化されたものであって、 前記ディフェクト検出手段は、前記ピットストリームに 前記RLL符号への変換規則に因らないビット列が発生 した場合、ディフェクトの発生を検出することを特徴と するビットストリーム・バイト化装置。

【請求項5】 請求項1記載のピットストリーム・バイ ト化装置において、

前記ディフェクト検出手段は、前記ピットストリームの エラー検出を行ってエラー訂正の可否を判断し、エラー 訂正不能の場合、ディフェクトの発生を検出することを 特徴とするビットストリーム・バイト化装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、光ディスク再生装置等 において用いられるビットストリーム・バイト化装置に 関する。

[0002]

40

【従来の技術】ディジタル方式の光ディスク再生装置、 磁気ディスク再生装置、磁気テープ再生装置、あるいは 20 ディジタル通信受信装置等においては、ディスクやテー プからの再生信号や通信路からの受信信号であるビット ストリームを所定のビット数毎にバイト化する手段を持

【0003】図10にビットストリームの波形例を示 す。一般にビットストリームは図11に示す如く、所定 のビット数毎に例えばフレームと呼ばれる単位に区切ら れ、各フレームの先頭には主信号Aに対して識別可能な パターンを持つフレーム同期信号Bが挿入されて構成さ

【0004】図12にビットストリームのバイト化の概 要を示す。図中の数字はフレーム内のピット番号を示 す。本例では8ビット毎のバイト化を示す。ビットスト リームはフレーム同期信号直後より8ピット毎に区切ら れ、バイト化される。バイト化されたビットストリーム はワードデータとして扱われる。

【0005】次に、従来のビットストリーム・バイト化 装置の構成例とその動作について述べる。図13はこの ビットストリーム・バイト化装置の構成を示すブロック 図である。ビットストリームはデータクロック生成器 (PLL) 1、フレーム同期信号検出器 2、シリアル・ パラレル変換期3に入力される。データクロック生成器 (PLL) 1は入力されるビットストリームよりビット ストリームに同期したデータクロックを生成する。

【0006】図14にデータクロック生成器 (PLL) 1の構成例を示す。ピットストリームは位相比較器11 に入力される。位相比較器11はさらに生成されたデー タクロックを入力して、両入力信号の位相を比較し、位 相誤差信号を出力する。位相誤差信号はループフィルタ であるLPF (低域通過フィルタ) 12に入力される。

3

に入力され、データクロックが出力される。

【0008】図15はシリアル・パラレル変換器3の構成を示す図である。図中のFFはフリップフロップであり、REGは8ビットのレジスタである。

【0009】次に、上記動作の具体的な動作タイミング について述べる。図16はこの動作タイミングを示す図 である。同図において、②はビットストリーム、②はデ ータクロック、③はフレーム同期信号検出パルス信号、 ②はパラレルデータ変換タイミング信号、⑤はワードデ ータである。フレーム同期信号検出パルス信号<

③はビッ トストリームにおけるフレーム同期信号終了直後にデー タクロック1周期分のパルス幅にて生成される。パラレ ルデータ変換タイミング信号のはフレーム同期信号検出 パルス信号発生後、データクロック9周期後に第1のパ ルスが発生し、以後データクロック8周期毎にパルスが 発生する。このパルスは1フレーム期間において所定の バイト数分発生する。例えば、1フレームの主データが 1024ビットであれば、1フレーム期間のパルス数は 128 となる。パラレルデータ変換タイミング信号@のパルス が1フレーム期間の所定数発生した後は、再びフレーム 同期信号検出パルス③が発生するまでパラレルデータ変 換タイミング信号@のパルスは生成されない。パラレル データ変換タイミング信号のによりビットストリームO の主信号はワードデータ 50 に変換される。

【0010】ところで、ディジタル方式の光ディスク、磁気ディスク、磁気テープ、あるいはディジタル通信路から得られるビットストリームには、しばしばディフェクトと呼ばれるビット列の欠落が生じる。これは、光ディスクや磁気ディスクであればディスク製造欠陥やディスク面上の傷、磁気テープであればテープ磁性面上の傷や磁気ヘッドの目詰まり、ディジタル通信であれば通信路の遮断や外部雑音等が原因となる。

【0011】ディフェクトが生じるとビットストリーム リップ系の信号波形は図17に示すように、例えば"L"レベル 誤るためで固定される。ディフェクトが生じたビットストリーム 50 がある。

をデータクロック生成器(PLL)1に入力して得られるデータクロックは図18に示す如く非同期状態となる可能性が高い。図17に示すようなビットストリームではデータクロック生成器(PLL)1はディフェクト発生期間中において位相誤差信号が得られず、開ループ状態となって徐々に非同期状態となる。データクロック大生区間終了う。図18において、非同期状態の区間におけるビットストリームの本来のビット数は20である。このように本来のビット数は19である。このように本来のビット数は19である。このように本来のビット数は19である。このように大きで、プが発生した状態という。

【0012】次に、ビットスリップが発生した場合のバ イト化の動作について述べる。図19にこの場合の動作 タイミングを示す。 ②はピットストリーム、 ②はデータ クロック、30はフレーム同期信号検出パルス信号、40は パラレルデータ変換タイミング信号、⑤はワードデータ を示す。同図においては、ビットストリーム中り11から b14までが欠落して、ディフェクトが生じ、データクロ ック生成器 (PLL) 1 は b 11 から b 15 まで非同期状態 となり、この非同期区間においてデータクロックが所定 数より1少ないビットスリップが発生した状態を示して いる。これにより、第1のパラレルデータ変換タイミン グ・パルスは b9 の位置に発生し、結果としてワードデ ータW1が得られる。ワードデータW1はビットストリ ーム中のb0 からb7 で構成され、所望の結果である。 次に第2のパラレルデータ変換タイミング・パルスは第 1のパラレルデータ変換タイミング・パルスよりデータ クロックにて8周期後であるb!8の位置に発生し、結果 としてワードデータW2が得られるが、このワードデー タW2はディフェクトにより欠落したデータを含んでお り、誤ったデータである。次に第3のパラレルデータ変 換タイミング・パルスは第2のパラレルデータ変換タイ ミング・パルスよりデータクロックにて8周期後である b26の位置に発生し、結果としてワードデータW3が得 られる。このワードデータW3はビットストリームの中 の b 17から b 24で構成されるが、本来は b 16から b 23で 構成されるべきであり、所望のデータではない。これは ワードデータとして誤ったデータである。以後、少なく とも同一フレーム内において、パラレルデータ変換タイ ミング・パルスが所定外の位置に発生し、誤ったワード データが生成される。このような誤ったワードデータ生 成の様子を図20に示す。

[0013]

40

【発明が解決しようとする課題】前述の如く、ディフェクト等によりビットスリップが発生した場合、ビットスリップ発生以降の同一フレーム内のワードデータが全て誤るため、必要以上にデータ誤りが拡散するという問題がある。

【0014】本発明はこのような課題を解決するための ものであり、ビットストリーム上のディフェクトに起因 するビットスリップが発生しても、正しくビットストリ ームのバイト化を行い、必要以上のデータ誤りの発生を 阻止することのできるビットストリーム・バイト化装置 の提供を目的としている。

[0015]

【課題を解決するための手段】本発明のビットストリー ム・バイト化装置は、上記した目的を達成するために、 所定のピット数毎に複数のフレームに分割され、各フレ 10 ス・リミテッド)符号化されており、符号長が制限され ームにはそれぞれ先頭にフレーム同期信号が付加されて なるビットストリームを、所定のビット数毎にバイト化 するビットストリーム・バイト化装置において、ビット ストリームからデータクロックを抽出するクロック抽出 手段と、ビットストリームからフレーム同期信号を検出 するフレーム同期検出手段と、フレーム同期検出手段に よってフレーム同期信号が検出されてから次のフレーム 同期信号が検出される間の、クロック抽出手段によって 抽出されたデータクロックの数を計数する計数手段と、 計数手段によって計数されたデータクロック数と、1フ レーム分の基準のデータクロック数との差分値を算出す る滅算手段と、フレーム同期検出手段によって検出され たフレーム同期信号を基に、ビットストリームをバイト 化するタイミングを生成するパイト化タイミング生成手 段と、ビットストリーム上のディフェクトを検出するデ ィフェクト検出手段と、ディフェクト検出手段によって ディフェクトが検出された場合、少なくともこのディフ エクトを含むフレーム中の、ディフェクト検出点より以 降のビットストリームに対するバイト化タイミングを、 減算手段によって求められた差分値を用いて修正するタ イミング修正手段とを具備している。

[0016]

【作用】すなわち、本発明では、計数手段にて、フレー ム同期検出手段によってフレーム同期信号が検出されて から次のフレーム同期信号が検出される間の、クロック 抽出手段によって抽出されたデータクロックの数を計数 し、計数されたデータクロック数と1フレーム分の基準 のデータクロック数との差分値を減算手段によって算出 する。ビットストリーム上にディフェクトが存在する場 合、計数結果であるデータクロック数と基準データクロ 40 ック数との間に差が生じる。そこで、この差分値を用い て、ディフェクトを含むフレーム中の、ディフェクト検 出点より以降のビットストリームに対するバイト化タイ ミングを修正する。これにより、ディフェクトが発生し てから以降の同一フレーム内のピットストリームに対し て、正しいタイミングでバイト化を行うことができ、必 要以上のデータ誤りが発生することを阻止することがで きる。

[0017]

【実施例】以下、本発明の実施例を図面に基づいて詳細 50 ィフェクト検出信号をデータクロックにて1.04.0クロック

に説明する。

【0018】なお、本発明に係る一実施例のピットスト リーム・バイト化装置において、入力されるビットスト リームは図11に示した如く、所定のピット数毎に例え ばフレームと呼ばれる単位に区切られ、各フレームの先 頭には主信号Aに対して識別可能なパターンを持つフレ ーム同期信号 B が挿入されて構成されるものとする。ま た、フレーム同期信号Bは16ビット、主信号Aは1024ビ ットとする。さらに、主信号AはRLL(ラン・レング ているものとする。

6

【0019】図1は一実施例のビットストリーム・バイ ト化装置の構成を示すブロック図である。同図におい て、ビットストリームは、ディフェクト検出器21、デ ータクロック生成器(PLL)22、フレーム同期信号 検出器 2 3 、 1 フレーム遅延器 (1) 2 4 、 1 フレーム 遅延器(2)25、1フレーム遅延器(3)26、バイ ト化タイミング生成器(1)27、バイト化タイミング 生成器(2)28、シリアル・パラレル変換器29、デ ータクロックカウンタ30に入力される。

【0020】ディフェクト検出器21はビットストリー ム中のディフェクトを検出し、検出期間において"H" パルスを1フレーム遅延器(2)25に出力する。図2 にこのディフェクト検出器21の構成例を示す。同図に 示すように、ディフェクト検出器21において、入力さ れたビットストリームはエッジ生成器41に与えられ る。エッジ生成器41はピットストリームの波形エッジ を検出し、エッジに同期したパルスを生成する。エッジ 生成器41からの出力パルス信号はカウンタ42にクリ ア信号として入力される。さらにカウンタ42には基準 30 クロックが動作クロックとして入力され、カウンタ42 は基準クロックによりカウント動作する。したがって、 このカウンタ42はビットストリームの波形エッジ時間 を基準クロックにより計測する。カウンタ42の出力は 比較器43に入力される。さらに、比較器43には基準 値が入力される。前記基準値はRLL符号における最長 波長を前記基準クロックにて時間計測した場合に得られ る値より若干大きい値が与えられる。比較器43は前記 カウンタ出力値と前記基準値とを比較し、カウンタ出力 値が大なる場合に"H"レベルを、基準値が大なる場合 に"L"レベルの信号を出力する。つまり、RLL符号 に存在しない長い周期をもつ波長が入力されると比較器 より"H"レベルの信号が出力される。RLL符号に存 在しない長い周期をもつ波長が存在した場合にディフェ クトが発生したとすると、比較器43の出力信号はディ フェクト検出信号となる。ビットストリームに発生した ディフェクトとディフェクト検出信号との関係を図3に 示す。

【0021】1フレーム遅延器(2)25は入力したデ

(1フレーム)分遅延して出力する。1フレーム遅延器 (2) 25の出力信号はSRFF (セットリセット・フ リップフロップ) 31にセット信号として入力される。 【0022】フレーム同期信号検出器23は入力される ピットストリームよりフレーム同期信号を検出し、検出 した場合にフレーム同期信号検出パルス信号を出力す る。フレーム同期信号検出パルス信号は1フレーム遅延 器(3)26およびデータクロックカウンタ30に入力 される。なお、フレーム同期信号検出器23は前フレー ム同期信号検出時よりデータクロックにて1040クロック 後近傍にてフレーム同期信号が検出されなかった場合、 前フレーム同期信号検出時よりデータクロックにて1040 クロック後に疑似的にフレーム同期信号検出パルス信号 を内挿する。

【0023】データクロックカウンタ30はフレーム同 期信号検出パルス信号をクリア信号とし、データクロッ クをクロック信号としてカウント動作するカウンタであ り、フレーム同期信号検出パルス間のデータクロック数 をカウントする。カウント結果であるデータクロック数 は減算器32に入力される。

【0024】減算器32は入力されるデータクロック数 から基準値を減算して、減算結果をバイト化タイミング 生成器(2)28に入力する。ここで基準値は1フレー ム分のバイト数、本例では1040より1減じた値である。 1を減じるのは、データクロックカウンタ30が0から カウントアップするからである。この減算結果は1フレ ームにおけるビットスリップ量に相当する。つまり、1 フレームで実際に生成されたデータクロック数と本来生 成されるべきデータクロック数の差分値が減算結果であ る。このビットスリップ量はバイト化タイミング生成器 (2) 28に入力される。

【0025】1フレーム遅延器(3)26は入力された。 フレーム同期信号検出パルス信号をデータクロックにて 1040クロック分遅延して出力する。1フレーム遅延器 (3) 26の出力信号はSRFF31にリセット信号と して入力され、さらにバイト化タイミング生成器(1) 27およびバイト化タイミング生成器(2)28に入力 される。

【0026】バイト化タイミング生成器(1)27は従 来例におけるバイト化タイミング生成器と同様にフレー 40 ム同期信号検出パルス信号とデータクロックよりバイト 化タイミング信号を生成し、選択器33に入力する。

【0027】バイト化タイミング生成器(2)28はバ イト化タイミング生成器(1)27と同様にフレーム同 期信号検出パルス信号とデータクロックよりバイト化タ イミング信号を生成するが、減算器32からのビットス リップ量分遅延したバイト化タイミング信号を出力す る。この遅延されたバイト化タイミング信号は選択器3 3に入力される。なお、ビットスリップ量が負であれ ば、負の遅延が与えられる。 SRFF31は1フレー 50 分発生しているため"2"となる。

ム遅延器(2)25からのセット信号により"H"レベ ルを出力し、1フレーム遅延器(3)26からのリセッ ト信号により"L"レベルを出力する。SRFF31の 出力信号は選択信号として選択器33に入力される。

【0028】選択器33は選択信号が"L"レベルの場 合、バイト化タイミング生成器(1)27からの入力信 号を選択し、選択信号が"H"レベルの場合、バイト化 タイミング生成器(2) 28からの入力信号を選択して 出力する。選択器33からの出力信号はバイト化タイミ ング信号としてシリアル・パラレル変換器29へ入力さ れる。

【0029】1フレーム遅延器(1)24は入力したビ ットストリームをデータクロックにて1040クロック分遅 延して出力し、シリアル・パラレル変換器29に入力す る。シリアル・パラレル変換器29はデータクロックを シリアルデータすなわちビットストリーム転送タイミン グ信号とし、バイト化タイミング信号をパラレルデータ 変換タイミング信号として、シリアルデータであるビッ トストリームをパラレルデータであるワードデータに変 20 換する。シリアル・パラレル変換器29の構成は従来例 の図15に示した通りである。

【0030】次に、本実施例のピットストリーム・バイ ト化装置における具体的な動作タイミングについて説明

【0031】図4はディフェクトがビットストリームの 主信号エリアに発生した場合の動作タイミングを示す図 である。同図において、**①**は入力信号であるビットスト リームである。このビットストリーム**①**の第nフレーム の主信号エリアにディフェクトが生じ、結果として2ビ ットのビットスリップ (第 n フレームのデータクロック 数が所定数より2多い)が発生したとする。また、②は 1フレーム遅延器(1)24の出力信号、3はディフェ クト検出器21の出力信号、 ②はフレーム同期信号検出 パルス、 5 は 1 フレーム遅延器 (2) 2 5 の出力信号、 ⑥はSRFF31の出力信号(選択信号)、⑦は減算器 32の出力値である。

【0032】なお、図示されていないが、SRFF31 の出力信号 6は第 (n+1) フレームにおけるフレーム 同期信号検出パルス②をデータクロックで1040クロック 分遅延した時点、つまり第 (n+2) フレームにおける フレーム同期信号検出パルス発生時点近傍にて"L"レ ベルとなる。

【0033】減算器32の出力値のにおける第1の出力 値"0"は、第(n-1)フレームにおけるデータクロ ック数と基準値の差分であり、第(n-1)フレームに おいてはビットスリップが発生していないため"0"と なる。一方、第2の出力値"2"は第(n)フレームに おけるデータクロック数と基準値の差分であり、第

(n) フレームにおいてはビットスリップが2クロック

20

10

【0034】次に、図4に示す選択信号⑥が"L"レベルから"H"レベルに変化した時点近傍の詳細な動作タイミングについて図5を参照しつつ説明する。

【0035】同図において、口は1フレーム遅延器

(1) 24の出力信号であり、データ b 527 から b 528 までの 2 ビット分のデータがディフェクトにより消失している。 ②はデータクロックである。データ ①はディフェクトにより 2 ビット分消失したが、データクロック ②は 2 クロック分のビットスリップが発生したため、ディフェクト発生区間において 4 クロックとなっている。 ③は 1 フレーム遅延器 (2) 25の出力信号である。 ④は S R F F 31の出力信号(選択信号)である。 ⑤はバイト化タイミング生成器 (1) 27の出力信号である。 フレーム同期信号検出パルスからのバイト化タイミングは 従来例におけるバイト化タイミング生成器の動作タイミングと同等である。 ⑥はバイト化タイミング生成器

(2) 28の出力信号である。バイト化タイミング生成 器(2)28へはピットスリップ量として2が入力され ているため、バイト化タイミング生成器(2)28の出 カ信号⑥であるバイト化タイミング・パルスはバイト化 タイミング生成器(1)27の出力信号のに対して2ク ロック分遅延している。のは選択器33の出力信号であ る。選択器33は、選択信号@が"L"レベルにある期 間バイト化タイミング生成器(1)27からの出力信号 を選択し、"H"レベルにある期間はバイト化タイミン グ生成器(2)28からの出力信号を選択する。8日はシ リアル・パラレル変換器29の出力信号であるワードデ ータである。ワードデータW65はビットストリームb51 2 から b 519 で構成されており、正しいワードデータで ある。次のワードデータW66はビットストリーム中のデ ィフェクト部分を変換しているため誤ったワードデータ となっている。ワードデータW67はピットストリームb 528 からり535 で構成されており、正しいワードデータ である。以下、同様に正しいワードデータが得られる。

【0036】次に、フレーム同期信号部にディフェクトが発生した場合の動作について説明する。図6はこの場合の動作タイミングを示す図である。

【0037】同図において、①は入力信号であるビットストリームであり、第nフレームのフレーム同期信号エリアにてディフェクトが生じ、結果として2ビットのビ 40ットスリップ(データクロック数が所定数より2多い)が発生している。また②は1フレーム遅延器(1)24の出力信号、③はディフェクト検出器21の出力信号、④はフレーム同期信号検出パルス、⑤は1フレーム遅延器(2)25の出力信号、⑥はSRFF31の出力信号(選択信号)、⑦は減算器32の出力値である。

【0038】ここで、第nフレームのフレーム同期信号はディフェクトにより消失しているため、本来はフレーム同期信号検出器23ではその検出を行うことができない。そこで、フレーム同期信号検出器23は、第(n-

1) フレームよりデータクロックにて1フレーム分(1040クロック)遅延した時点に疑似的に検出パルスのを発生する。この疑似検出パルスのは図において破線で示されている。なお、図示されていないが、SRFF31の出力信号のは第(n+1)フレームにおけるフレーム同期信号検出パルスのをデータクロックで1040クロック分遅延した時点、つまり第(n+2)フレームにおけるフレーム同期信号検出パルスの発生時点近傍にて"L"レベルとなる。

【0039】減算器32の出力値のにおける第1の出力値"0"は第(n-1)フレームにおけるデータクロック数と基準値の差分であり、第(n-1)フレームにおいてはビットスリップが発生していないため"0"となる。一方、第2の出力値"2"は第(n)フレームにおけるデータクロック数と基準値の差分であり、第(n)フレームにおいてはビットスリップが2クロック分発生しているため"2"となる。

【0040】次に、図6に示す選択信号のが"L"レベルから"H"レベルに変化した時点近傍の詳細な動作タイミングについて図7を参照しつつ説明する。

【0041】同図において、②は1フレーム遅延器

(1) の出力信号であり、データb0 からb1 までの2 ビット分のデータがフレーム同期信号と共にディフェク トにより消失している。また、②はデータクロックであ る。③は1フレーム遅延器(3)の出力信号であり、疑 似検出パルスが1フレーム分遅延されたものである。こ の疑似検出パルスは2ビット分のビットスリップを生じ たデータクロックにて生成されたものであり、望ましい 発生時点よりデータクロックにて2クロック分前に発生 している。 ②は1フレーム遅延器(2)の出力信号であ る。⑤はSRFF31の出力信号(選択信号)である。 図においてこの信号は"H"レベルになっている。 6は バイト化タイミング生成器(1)27の出力信号であ る。フレーム同期信号検出パルスからのバイト化タイミ ングは従来例におけるバイト化タイミング生成器の動作 タイミングと同等である。 ⑦はパイト化タイミング生成 器(2)28の出力信号である。バイト化タイミング生 成器(2)28へはビットスリップ量として2が入力さ れているため、バイト化タイミング生成器(2)28の 出力信号のであるバイト化タイミング・パルスはバイト 化タイミング生成器(1)の出力信号⑥に対して2クロ ック分遅延している。 8は選択器33の出力信号であ る。ここで選択信号 5 は "H" レベルであるので、選択 器33は図に示す期間、バイト化タイミング生成器

(2) 28の出力信号を選択する。 **9**はシリアル・パラレル変換器 29の出力信号であるワードデータである。 ここで、ワードデータW1はピットストリーム中のディフェクト部分を含んで変換しているため誤ったワードデータとなっている。ワードデータW2はピットストリー50 ム b8 から b15で構成されており、正しいワードデータ である。以下、同様に正しいワードデータが得られる。 【0042】このように、本実施例のビットストリーム・パイト化装置によれば、ビットストリームにディフェクトが生じても、ディフェクト発生以降も正しいバイト化タイミングを確保することができ、同一フレーム内のディフェクト発生点以降のワードデータがすべて誤りになるといった事態を阻止することができる。

【0043】次に、図1に示したビットストリーム・バイト化装置におけるディフェクト検出器21の他の実施例を説明する。

【0044】一般に、RLL符号化においては、nビッ ト長の符号化前データを所定の符号化規則に則ってmビ ット長の符号化データに変換する。ただし、n<mであ る。ところで、nビット長の符号化前データは2 ª 通り の符号パターンをもち、mビット長の符号化データは2 * 通りの符号パターンをもち得るが、 2 * > 2 * である から符号化データは変換されない符号パターンをもつ。 一方、mビット長のRLL符号化データの復調において は、符号化の逆変換によりnビット長の復号データを得 る。ここで、mピット長のRLL符号化データにピット 20 エラーが生じ、符号化において変換されない符号パター ンに変化した場合は復号できない。このように、復号に おいて復号できない符号化データが入力された場合、少 なくとも符号化データビットエラーが生じていると判断 できる。このRLL符号化データの復号における特徴を 利用して構成されたディフェクト検出器を次に説明す る。図8はこのディフェクト検出器の構成を示すブロッ ク図である。同図に示すように、入力されたビットスト リームはシリアル・パラレル変換器81およびフレーム 同期信号検出器82に与えられる。一方、データクロッ ク生成器(PLL)からのデータクロックはシリアル・ パラレル変換器81、フレーム同期信号検出器82およ びバイト化タイミング生成器83にそれぞれ入力され る。フレーム同期信号検出器82は、図1に示したフレ 一ム同期信号検出器23と同様の動作にて、入力したビ ットストリームとデータクロックからフレーム同期信号 検出パルスを生成出力し、その出力信号をパイト化タイ ミング生成器83に入力する。バイト化タイミング生成 器83は図1に示したバイト化タイミング生成器(1) 2.7と同様の動作にてバイト化タイミング信号を出力 し、その出力信号をシリアル・パラレル変換器81に入 カする。シリアル・パラレル変換器81は、図1に示し たシリアル・パラレル変換器29と同様の動作にてmビ ットのワードデータを出力し、その出力信号をRLL符 号復号テーブルROM84に入力する。RLL符号復号 テーブルROM84は入力信号であるワードデータをア ドレスとし、入力されるアドレスに対応する復号データ が記憶されている。RLL符号復号テーブルROM84 のデータはn+1ビットで構成されており、データのM SBは復号誤りフラグとなっている。復号誤りフラグは 50

存在するワードデータが入力された場合は"0"であり、そうでない場合は"1"である。RLL符号復号テーブルROM84の出力信号のMSB、つまり復号誤りフラグはディフェクト検出信号として出力される。

12

【0045】これにより、ビットストリームにディフェクトが生じ、ビットスリップが発生すると、バイト化タイミングが不適切となって誤ったワードデータが生成され、誤ったワードデータが存在しないRLL符号として判断されて復号誤りフラグが出力される。したがって、10 ビットスリップが生じるディフェクトが発生したことを間接的に知ることができる。

【0046】 さらに図示しないが、復号誤りフラグの発生頻度をみて、例えば2回連続して復号誤りフラグが発生した場合にディフェクト検出信号を出力するようにしてもよい。

【0047】次に、ディフェクト検出器のさらに他の実 施例について説明する。ビットストリームの主信号には 所定バイト毎にエラー検出訂正(ECC)のためのパリ ティ・ビットが挿入されることが一般である。例えば、 ビットストリーム1フレームにおける主信号を1024ビッ トとし、1バイトを8ビットとすると、1フレームは12 8バイトであり、1訂正系列を32バイトとすると1フレ ームには4訂正系列が構成され、1訂正系列に28バイト のデータと4バイトのパリティで1訂正系列を構成する という具合にパリティ・ビットが挿入される。ここで、 パリティがリード・ソロモン符号により生成されていれ ば、1訂正系列にて2バイトまでのエラー訂正は可能で あるが、3バイト以上のエラーが発生した場合は訂正不 能と判断される。そこで、他の実施例のディフェクト検 出器では、このエラー検出結果を利用してディフェクト を検出する。

【0048】図9はこのディフェクト検出器の構成を示 すブロック図である。同図に示すように、入力されたビ ットストリームはシリアル・パラレル変換器91および フレーム同期信号検出器92に与えられる。一方、デー タクロック生成器(PLL)からのデータクロックはシ リアル・パラレル変換器91、フレーム同期信号検出器 9 2 およびバイト化タイミング生成器 9 3 に入力され る。フレーム同期信号検出器92は、図1に示したフレ 40 一ム同期信号検出器23と同様の動作にて、入力したビ ットストリームとデータクロックからフレーム同期信号 検出パルスを生成出力し、その出力信号をバイト化タイ ミング生成器93に入力する。バイト化タイミング生成 器93は図1に示したバイト化タイミング生成器(1) 27と同様の動作にてバイト化タイミング信号を出力 し、その出力信号をシリアル・パラレル変換器91に入 カする。シリアル・パラレル変換器91は、図1に示し たシリアル・パラレル変換器29と同様の動作にてmビ ットのワードデータを出力し、その出力信号をエラー検 出器94に入力する。エラー検出器94は1訂正系列毎

14

にエラー検出を行い、その結果、エラー訂正不能と判断 されると"H"レベルの信号を出力する。この出力信号 をディフェクト検出信号としている。

【0049】これにより、ビットストリームにディフェクトが生じ、ビットスリップが発生すると、バイト化タイミングが不適切となって誤ったワードデータが生成され、誤ったワードデータが存在しないRLL符号として判断されて復号誤りフラグが出力される。したがって、ビットスリップが生じるディフェクトが発生したことを間接的に知ることができる。

【0050】以上3つのディフェクト検出方法を述べたが、これらの検出方法を複合的、補間的に合わせて用いてもよい。

[0051]

【発明の効果】以上説明したように本発明のビットストリーム・バイト化装置によれば、ビットストリームにディフェクトが発生してから以降も正しいタイミングでビットストリームをバイト化することができ、ディフェクトによるワードデータの誤り発生を最小に抑えることができる。

【図面の簡単な説明】

【図1】一実施例のビットストリーム・バイト化装置の 構成を示すプロック図

【図2】ディフェクト検出器の構成例を示すブロック図 【図3】ビットストリームに発生したディフェクトとディフェクト検出信号との関係を示す図

【図4】ディフェクトがピットストリームの主信号エリアに発生した場合の動作タイミングを示す図

【図 5 】図 4 に示す選択信号⑥が"L"レベルから

"H"レベルに変化した時点近傍の詳細な動作タイミングを示す図

【図 6 】フレーム同期信号部にディフェクトが発生した 場合の動作タイミングを示す図 【図7】図6に示す選択信号⑥が"L"レベルから "H"レベルに変化した時点近傍の詳細な動作タイミン グを示す図

【図8】他の実施例のディフェクト検出器の構成例を示すプロック図

【図9】さらに他の実施例のディフェクト検出器の構成 例を示すブロック図

【図10】ビットストリームの波形例を示す図

【図11】ビットストリームの構成を示す図

10 【図12】ビットストリームのバイト化の概要を示す図 【図13】従来のビットストリーム・バイト化装置の構成を示すブロック図

【図14】データクロック生成器(PLL)の構成を示すプロック図

【図15】シリアル・パラレル変換器の構成を示す図

【図16】従来のビットストリーム・バイト化装置の動作タイミングを示す図

【図17】ディフェクトが生じた場合のビットストリームの信号波形を示す図

20 【図18】 データクロックの同期ずれを示す図


【図19】従来のビットストリーム・バイト化装置においてビットスリップが発生した場合のバイト化の動作タイミングを示す図

【図20】誤ったワードデータ生成の様子を示す図 【符号の説明】


2 1 …ディフェクト検出器、2 2 …データクロック生成器 (PLL)、2 3 …フレーム同期信号検出器、2 4 … 1 フレーム遅延器 (1)、2 5 … 1 フレーム遅延器

(2)、26…1フレーム遅延器(3)、27…バイト 30 化タイミング生成器(1)、28…バイト化タイミング 生成器(2)、29…シリアル・パラレル変換器、30 …データクロックカウンタ、31…SRFF、32…減 算器、33…選択器。


[図3]



[図1]




【図2】







【図4】




【図5】






[図6]




【図7】



【図17】




[図8]




【図11】




【図16】




[図12]




【図13】




[図18]



[図19]



【図20】



フロントページの続き

(51) Int. Cl. 6

識別記号 庁内整理番号

FΙ

技術表示箇所

20/14

341 B 9463-5D

H04L 7/08